Análisis de eficiencia y tolerancia a fallos en arquitecturas multiprocesador para aplicaciones de procesamiento de datos

Dentro de la línea de investigación que se está desarrollando, existen dos enfoques diferentes. Por un lado se está trabajando sobre la implementación de algoritmos de procesamiento de imágenes sobre dispositivos reconfigurables. El objetivo es utilizar una combinación de diferentes técnicas de conc...

Descripción completa

Detalles Bibliográficos
Autores principales:	Osio, Jorge Rafael, Montezanti, Diego Miguel, Kunysz, Eduardo, Encinas, Diego, Morales, Daniel Martín
Formato:	Objeto de conferencia
Lenguaje:	Español
Publicado:	2018
Materias:	Ciencias Informáticas procesamiento de imágenes Parallel Architectures sistemas multicores Fault tolerance
Acceso en línea:	http://sedici.unlp.edu.ar/handle/10915/67205
Aporte de:	SEDICI (UNLP) de Universidad Nacional de La Plata

id	I19-R120-10915-67205
record_format	dspace
institution	Universidad Nacional de La Plata
institution_str	I-19
repository_str	R-120
collection	SEDICI (UNLP)
language	Español
topic	Ciencias Informáticas procesamiento de imágenes Parallel Architectures sistemas multicores Fault tolerance
spellingShingle	Ciencias Informáticas procesamiento de imágenes Parallel Architectures sistemas multicores Fault tolerance Osio, Jorge Rafael Montezanti, Diego Miguel Kunysz, Eduardo Encinas, Diego Morales, Daniel Martín Análisis de eficiencia y tolerancia a fallos en arquitecturas multiprocesador para aplicaciones de procesamiento de datos
topic_facet	Ciencias Informáticas procesamiento de imágenes Parallel Architectures sistemas multicores Fault tolerance
description	Dentro de la línea de investigación que se está desarrollando, existen dos enfoques diferentes. Por un lado se está trabajando sobre la implementación de algoritmos de procesamiento de imágenes sobre dispositivos reconfigurables. El objetivo es utilizar una combinación de diferentes técnicas de concurrencia y paralelismo para tener en cuenta aspectos comunes de dichos algoritmos, y así mejorar la eficiencia en el procesamiento de imágenes médicas. Por otra parte, debido a que el procesamiento en paralelo requiere de la implementación de sistemas de múltiples procesadores en dispositivos reconfigurables, resulta útil incorporar al proyecto el desarrollo de metodologías que permitan tolerar fallos transitorios que son característicos de las arquitecturas multicore, y que afectan especialmente la ejecución de aplicaciones paralelas de cómputo intensivo.
format	Objeto de conferencia Objeto de conferencia
author	Osio, Jorge Rafael Montezanti, Diego Miguel Kunysz, Eduardo Encinas, Diego Morales, Daniel Martín
author_facet	Osio, Jorge Rafael Montezanti, Diego Miguel Kunysz, Eduardo Encinas, Diego Morales, Daniel Martín
author_sort	Osio, Jorge Rafael
title	Análisis de eficiencia y tolerancia a fallos en arquitecturas multiprocesador para aplicaciones de procesamiento de datos
title_short	Análisis de eficiencia y tolerancia a fallos en arquitecturas multiprocesador para aplicaciones de procesamiento de datos
title_full	Análisis de eficiencia y tolerancia a fallos en arquitecturas multiprocesador para aplicaciones de procesamiento de datos
title_fullStr	Análisis de eficiencia y tolerancia a fallos en arquitecturas multiprocesador para aplicaciones de procesamiento de datos
title_full_unstemmed	Análisis de eficiencia y tolerancia a fallos en arquitecturas multiprocesador para aplicaciones de procesamiento de datos
title_sort	análisis de eficiencia y tolerancia a fallos en arquitecturas multiprocesador para aplicaciones de procesamiento de datos
publishDate	2018
url	http://sedici.unlp.edu.ar/handle/10915/67205
work_keys_str_mv	AT osiojorgerafael analisisdeeficienciaytoleranciaafallosenarquitecturasmultiprocesadorparaaplicacionesdeprocesamientodedatos AT montezantidiegomiguel analisisdeeficienciaytoleranciaafallosenarquitecturasmultiprocesadorparaaplicacionesdeprocesamientodedatos AT kunyszeduardo analisisdeeficienciaytoleranciaafallosenarquitecturasmultiprocesadorparaaplicacionesdeprocesamientodedatos AT encinasdiego analisisdeeficienciaytoleranciaafallosenarquitecturasmultiprocesadorparaaplicacionesdeprocesamientodedatos AT moralesdanielmartin analisisdeeficienciaytoleranciaafallosenarquitecturasmultiprocesadorparaaplicacionesdeprocesamientodedatos
bdutipo_str	Repositorios
_version_	1764820481041498112

Análisis de eficiencia y tolerancia a fallos en arquitecturas multiprocesador para aplicaciones de procesamiento de datos

Ejemplares similares