Adopción de Verilog en materias de diseño digital

El presente trabajo describe la migración realizada por el grupo de investigación en lógica programable (GILP-UNLaM) del lenguaje descriptivo de hardware VHDL hacia Verilog. Esto se realizó en el marco de un proyecto de investigación sobre la arquitectura RISC-V, cuyo objetivo consistió en migrar el...

Descripción completa

Detalles Bibliográficos
Autores principales:	Gho, Edgardo, Maidana, Carlos, Hnatiuk, Jair
Formato:	Objeto de conferencia
Lenguaje:	Español
Publicado:	2023
Materias:	Ciencias Informáticas Verilog HDL VHDL RISC-V FPGA
Acceso en línea:	http://sedici.unlp.edu.ar/handle/10915/163463
Aporte de:	SEDICI (UNLP) de Universidad Nacional de La Plata

id	I19-R120-10915-163463
record_format	dspace
spelling	I19-R120-10915-1634632024-03-15T20:03:41Z http://sedici.unlp.edu.ar/handle/10915/163463 Adopción de Verilog en materias de diseño digital Gho, Edgardo Maidana, Carlos Hnatiuk, Jair 2023-04 2023 2024-03-05T17:18:28Z es Ciencias Informáticas Verilog HDL VHDL RISC-V FPGA El presente trabajo describe la migración realizada por el grupo de investigación en lógica programable (GILP-UNLaM) del lenguaje descriptivo de hardware VHDL hacia Verilog. Esto se realizó en el marco de un proyecto de investigación sobre la arquitectura RISC-V, cuyo objetivo consistió en migrar el núcleo de un procesador RISC-V previamente elaborado por dicho grupo en VHDL a Verilog. El desarrollo del procesador RISC-Vp escrito en VHDL fue limitado en ciertas pruebas debido a que las herramientas de desarrollo y depuración ofrecen algunos análisis solo a proyectos diseñados usando Verilog. Surgió entonces la necesidad de migrar el desarrollo a Verilog y adoptar el mismo como lenguaje predeterminado para nuevos diseños. Como resultado intermedio de esta migración se elaboró un curso de aprendizaje de diseño digital utilizando Verilog como lenguaje descriptivo de hardware. Se analizan la necesidad de dicho curso y los objetivos que busca alcanzar el mismo. Actualmente se encuentra incorporado dentro de la currícula de Ingeniería en Electrónica en la materia de programación de hardware. Red de Universidades con Carreras en Informática Objeto de conferencia Objeto de conferencia http://creativecommons.org/licenses/by-nc-sa/4.0/ Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0) application/pdf
institution	Universidad Nacional de La Plata
institution_str	I-19
repository_str	R-120
collection	SEDICI (UNLP)
language	Español
topic	Ciencias Informáticas Verilog HDL VHDL RISC-V FPGA
spellingShingle	Ciencias Informáticas Verilog HDL VHDL RISC-V FPGA Gho, Edgardo Maidana, Carlos Hnatiuk, Jair Adopción de Verilog en materias de diseño digital
topic_facet	Ciencias Informáticas Verilog HDL VHDL RISC-V FPGA
description	El presente trabajo describe la migración realizada por el grupo de investigación en lógica programable (GILP-UNLaM) del lenguaje descriptivo de hardware VHDL hacia Verilog. Esto se realizó en el marco de un proyecto de investigación sobre la arquitectura RISC-V, cuyo objetivo consistió en migrar el núcleo de un procesador RISC-V previamente elaborado por dicho grupo en VHDL a Verilog. El desarrollo del procesador RISC-Vp escrito en VHDL fue limitado en ciertas pruebas debido a que las herramientas de desarrollo y depuración ofrecen algunos análisis solo a proyectos diseñados usando Verilog. Surgió entonces la necesidad de migrar el desarrollo a Verilog y adoptar el mismo como lenguaje predeterminado para nuevos diseños. Como resultado intermedio de esta migración se elaboró un curso de aprendizaje de diseño digital utilizando Verilog como lenguaje descriptivo de hardware. Se analizan la necesidad de dicho curso y los objetivos que busca alcanzar el mismo. Actualmente se encuentra incorporado dentro de la currícula de Ingeniería en Electrónica en la materia de programación de hardware.
format	Objeto de conferencia Objeto de conferencia
author	Gho, Edgardo Maidana, Carlos Hnatiuk, Jair
author_facet	Gho, Edgardo Maidana, Carlos Hnatiuk, Jair
author_sort	Gho, Edgardo
title	Adopción de Verilog en materias de diseño digital
title_short	Adopción de Verilog en materias de diseño digital
title_full	Adopción de Verilog en materias de diseño digital
title_fullStr	Adopción de Verilog en materias de diseño digital
title_full_unstemmed	Adopción de Verilog en materias de diseño digital
title_sort	adopción de verilog en materias de diseño digital
publishDate	2023
url	http://sedici.unlp.edu.ar/handle/10915/163463
work_keys_str_mv	AT ghoedgardo adopciondeverilogenmateriasdedisenodigital AT maidanacarlos adopciondeverilogenmateriasdedisenodigital AT hnatiukjair adopciondeverilogenmateriasdedisenodigital
_version_	1807222590119346176

Adopción de Verilog en materias de diseño digital

Ejemplares similares