|
|
|
|
| LEADER |
01489Cam#a22003853a#4500 |
| 001 |
INGC-MON-13755 |
| 003 |
AR-LpUFI |
| 005 |
20221019004652.0 |
| 008 |
060510s2000 ||| fr||||| |0 0|spa d |
| 020 |
|
|
|a 842912618X
|
| 080 |
|
|
|a 681.321
|
| 100 |
0 |
|
|a Patterson, David A.
|9 274820
|
| 245 |
0 |
0 |
|a Estructura y diseño de computadores. Tomo III :
|b interficie circuitería /programación
|
| 260 |
|
|
|a Barcelona :
|b Reverté,
|c 2000.
|
| 599 |
|
|
|a E4278 Tomo:III Ubic.:681.321 PAT Ej.1 PRES COM Otro Inv.9448;29044 Tomo:III Ubic.:681.321 PAT Ej.2 PRES COM;29045 Tomo:III Ubic.:681.321 PAT Ej.3 PRES COM
|
| 650 |
1 |
4 |
|a ARQUITECTURA DE COMPUTADORAS
|9 266705
|
| 650 |
1 |
4 |
|a RENDIMIENTO
|9 272409
|
| 650 |
1 |
4 |
|a LENGUAJE DE MAQUINA
|9 279604
|
| 650 |
1 |
4 |
|a LOGICA BOOLEANA
|9 279605
|
| 650 |
1 |
4 |
|a SEÑALES DE CONTROL
|9 279606
|
| 650 |
1 |
4 |
|a SEGMENTACION
|9 279607
|
| 650 |
1 |
4 |
|a ENTRADA/SALIDA
|9 279608
|
| 650 |
1 |
4 |
|a MEMORIAS
|9 270823
|
| 650 |
1 |
4 |
|a MULTIPROCESADORES
|9 276866
|
| 650 |
1 |
4 |
|a LENGUAJE MIPS R2000
|9 279609
|
| 650 |
1 |
4 |
|a DISEÑO LOGICO
|9 264041
|
| 700 |
0 |
|
|a Hennessy, John L.
|9 274819
|
| 929 |
|
|
|a E4278 Tomo:III Ubic.:681.321 PAT Ej.1 PRES COM Otro Inv.9448;29044 Tomo:III Ubic.:681.321 PAT Ej.2 PRES COM;29045 Tomo:III Ubic.:681.321 PAT Ej.3 PRES COM; 36460 al 36462 COM Tesoro Nacional 2008
|
| 942 |
|
|
|c LIB
|6 _
|
| 959 |
|
|
|a MON
|
| 960 |
|
|
|a 16583
|
| 970 |
|
|
|a Registro convertido en forma automatizada
|
| 990 |
|
|
|a GBY
|
| 999 |
|
|
|c 13753
|d 13753
|
| 040 |
|
|
|a AR-LpUFI
|c AR-LpUFI
|