Procesador uUTN8B16COP-SF: capacidades y limitaciones del conjunto de instrucciones
El proyecto consistió en el diseño de la arquitectura interna de un procesador didáctico que cumpliese con los requisitos de un procesador real, sin periféricos, y la evaluación de su conjunto de instrucciones a través de programas de aplicación de uso común. El mismo fue diseñado por alumnos de la...
Guardado en:
Autores principales: | , , , , , |
---|---|
Formato: | Documento de conferencia publishedVersion |
Lenguaje: | Español |
Publicado: |
neu nueva editorial universitaria
2019
|
Materias: | |
Acceso en línea: | http://hdl.handle.net/20.500.12272/3753 |
Aporte de: |
id |
I68-R174-20.500.12272-3753 |
---|---|
record_format |
dspace |
institution |
Universidad Tecnológica Nacional |
institution_str |
I-68 |
repository_str |
R-174 |
collection |
RIA - Repositorio Institucional Abierto (UTN) |
language |
Español |
topic |
microcontroladores simulación modos de direccionamiento capacidad |
spellingShingle |
microcontroladores simulación modos de direccionamiento capacidad Argañaras, Gabriel Miretti, Marco Depetris, Lorenzo Busano, Facundo Ceré, Esteban Brezzo, Luciano Procesador uUTN8B16COP-SF: capacidades y limitaciones del conjunto de instrucciones |
topic_facet |
microcontroladores simulación modos de direccionamiento capacidad |
description |
El proyecto consistió en el diseño de la arquitectura interna de un procesador didáctico que cumpliese con los requisitos de un procesador real, sin periféricos, y la evaluación de su conjunto de instrucciones a través de programas de aplicación de uso común.
El mismo fue diseñado por alumnos de la asignatura Técnicas Digitales I año 2015, de la carrera de Ingeniería Electrónica de la Universidad Tecnológica Nacional Facultado Regional San
Francisco. Fue denominado uUTN8B16COP-SF. Consta de un repertorio de 16 instrucciones y es una evolución de su antecesor, el uUTN8B4COP, que poseía 4 instrucciones. El grupo de instrucciones se seleccionó de una lista de comandos que permitieran la mayor variedad de acciones. Su desempeño se
simuló en el entorno de desarrollo ISIS PROTEUS versión 8.1 a través de la ejecución de diversos programas. |
format |
Documento de conferencia publishedVersion Documento de conferencia |
author |
Argañaras, Gabriel Miretti, Marco Depetris, Lorenzo Busano, Facundo Ceré, Esteban Brezzo, Luciano |
author_facet |
Argañaras, Gabriel Miretti, Marco Depetris, Lorenzo Busano, Facundo Ceré, Esteban Brezzo, Luciano |
author_sort |
Argañaras, Gabriel |
title |
Procesador uUTN8B16COP-SF: capacidades y limitaciones del conjunto de instrucciones |
title_short |
Procesador uUTN8B16COP-SF: capacidades y limitaciones del conjunto de instrucciones |
title_full |
Procesador uUTN8B16COP-SF: capacidades y limitaciones del conjunto de instrucciones |
title_fullStr |
Procesador uUTN8B16COP-SF: capacidades y limitaciones del conjunto de instrucciones |
title_full_unstemmed |
Procesador uUTN8B16COP-SF: capacidades y limitaciones del conjunto de instrucciones |
title_sort |
procesador uutn8b16cop-sf: capacidades y limitaciones del conjunto de instrucciones |
publisher |
neu nueva editorial universitaria |
publishDate |
2019 |
url |
http://hdl.handle.net/20.500.12272/3753 |
work_keys_str_mv |
AT arganarasgabriel procesadoruutn8b16copsfcapacidadesylimitacionesdelconjuntodeinstrucciones AT mirettimarco procesadoruutn8b16copsfcapacidadesylimitacionesdelconjuntodeinstrucciones AT depetrislorenzo procesadoruutn8b16copsfcapacidadesylimitacionesdelconjuntodeinstrucciones AT busanofacundo procesadoruutn8b16copsfcapacidadesylimitacionesdelconjuntodeinstrucciones AT cereesteban procesadoruutn8b16copsfcapacidadesylimitacionesdelconjuntodeinstrucciones AT brezzoluciano procesadoruutn8b16copsfcapacidadesylimitacionesdelconjuntodeinstrucciones |
bdutipo_str |
Repositorios |
_version_ |
1764820552280702976 |