El uUTN8B16COP-SF: descripción y simulación en VHDL de un procesador elemental

Presentación de los resultados de funcionamiento del procesador elemental uUTN8B16COP-SF descripto en VHDL. El procesador fue diseñado y simulado en el software ISIS PROTEUS 8.1 por alumnos de la asignatura Técnicas Digitales I, en el marco del trabajo final del año lectivo 2015 [1]. La arquitectur...

Descripción completa

Guardado en:
Detalles Bibliográficos
Autores principales: Argañaras, Gabriel, Miretti, Marco, Depetris, Lorenzo, Busano, Facundo, Ceré, Esteban, Brezzo, Luciano
Formato: Documento de conferencia publishedVersion
Lenguaje:Español
Publicado: neu nueva editorial universitaria 2019
Materias:
evolución del CPU
lenguaje VHDL
simulación
programas de test
Acceso en línea:http://hdl.handle.net/20.500.12272/3751
Aporte de:
RIA - Repositorio Institucional Abierto (UTN) de Universidad Tecnológica Nacional
id I68-R174-20.500.12272-3751
record_format dspace
institution Universidad Tecnológica Nacional
institution_str I-68
repository_str R-174
collection RIA - Repositorio Institucional Abierto (UTN)
language Español
topic evolución del CPU
lenguaje VHDL
simulación
programas de test
spellingShingle evolución del CPU
lenguaje VHDL
simulación
programas de test
Argañaras, Gabriel
Miretti, Marco
Depetris, Lorenzo
Busano, Facundo
Ceré, Esteban
Brezzo, Luciano
El uUTN8B16COP-SF: descripción y simulación en VHDL de un procesador elemental
topic_facet evolución del CPU
lenguaje VHDL
simulación
programas de test
description Presentación de los resultados de funcionamiento del procesador elemental uUTN8B16COP-SF descripto en VHDL. El procesador fue diseñado y simulado en el software ISIS PROTEUS 8.1 por alumnos de la asignatura Técnicas Digitales I, en el marco del trabajo final del año lectivo 2015 [1]. La arquitectura de referencia se sintetizó luego en lenguaje VHDL y se simuló en el entorno de desarrollo ISE 9.2 de XILINX. Este informe detalla el módulo principal VHDL del procesador. Se presentan además los programas de test que se utilizaron para probar los diferentes códigos de operación.
format Documento de conferencia
publishedVersion
Documento de conferencia
author Argañaras, Gabriel
Miretti, Marco
Depetris, Lorenzo
Busano, Facundo
Ceré, Esteban
Brezzo, Luciano
author_facet Argañaras, Gabriel
Miretti, Marco
Depetris, Lorenzo
Busano, Facundo
Ceré, Esteban
Brezzo, Luciano
author_sort Argañaras, Gabriel
title El uUTN8B16COP-SF: descripción y simulación en VHDL de un procesador elemental
title_short El uUTN8B16COP-SF: descripción y simulación en VHDL de un procesador elemental
title_full El uUTN8B16COP-SF: descripción y simulación en VHDL de un procesador elemental
title_fullStr El uUTN8B16COP-SF: descripción y simulación en VHDL de un procesador elemental
title_full_unstemmed El uUTN8B16COP-SF: descripción y simulación en VHDL de un procesador elemental
title_sort el uutn8b16cop-sf: descripción y simulación en vhdl de un procesador elemental
publisher neu nueva editorial universitaria
publishDate 2019
url http://hdl.handle.net/20.500.12272/3751
work_keys_str_mv AT arganarasgabriel eluutn8b16copsfdescripcionysimulacionenvhdldeunprocesadorelemental
AT mirettimarco eluutn8b16copsfdescripcionysimulacionenvhdldeunprocesadorelemental
AT depetrislorenzo eluutn8b16copsfdescripcionysimulacionenvhdldeunprocesadorelemental
AT busanofacundo eluutn8b16copsfdescripcionysimulacionenvhdldeunprocesadorelemental
AT cereesteban eluutn8b16copsfdescripcionysimulacionenvhdldeunprocesadorelemental
AT brezzoluciano eluutn8b16copsfdescripcionysimulacionenvhdldeunprocesadorelemental
bdutipo_str Repositorios
_version_ 1764820552278605826

Ejemplares similares