Análisis e implementación de operaciones aritméticas en base diez sobre dispositivos de lógica programable

General purpose microprocessors available on today's market does not provide hardware support for performing mathematical operations based on decimal representation. Instead, those chips implement arithmetic units using binary representation which provide a better performance. This fact is d...

Descripción completa

Detalles Bibliográficos
Autor principal: Vázquez, Martín Osvaldo
Formato: Artículo revista
Lenguaje:Español
Publicado: Universidad Nacional del Centro de la Provincia de Buenos Aires, Facultad de Ciencias Exactas 2018
Materias:
Microprocesadores
Dispositivos programables FPGAs
Matemática computacional e industrial
Operaciones aritméticas en base 10
Tesis de doctorado
Acceso en línea:https://www.ridaa.unicen.edu.ar/handle/123456789/1946
Aporte de:
Repositorio Institucional de Acceso Abierto (RIDAA) de Universidad Nacional del Centro
id I21-R190-123456789-1946
record_format ojs
institution Universidad Nacional del Centro
institution_str I-21
repository_str R-190
container_title_str Repositorio Institucional de Acceso Abierto (RIDAA)
language Español
format Artículo revista
topic Microprocesadores
Dispositivos programables FPGAs
Matemática computacional e industrial
Operaciones aritméticas en base 10
Tesis de doctorado
spellingShingle Microprocesadores
Dispositivos programables FPGAs
Matemática computacional e industrial
Operaciones aritméticas en base 10
Tesis de doctorado
Vázquez, Martín Osvaldo
Análisis e implementación de operaciones aritméticas en base diez sobre dispositivos de lógica programable
topic_facet Microprocesadores
Dispositivos programables FPGAs
Matemática computacional e industrial
Operaciones aritméticas en base 10
Tesis de doctorado
author Vázquez, Martín Osvaldo
author_facet Vázquez, Martín Osvaldo
author_sort Vázquez, Martín Osvaldo
title Análisis e implementación de operaciones aritméticas en base diez sobre dispositivos de lógica programable
title_short Análisis e implementación de operaciones aritméticas en base diez sobre dispositivos de lógica programable
title_full Análisis e implementación de operaciones aritméticas en base diez sobre dispositivos de lógica programable
title_fullStr Análisis e implementación de operaciones aritméticas en base diez sobre dispositivos de lógica programable
title_full_unstemmed Análisis e implementación de operaciones aritméticas en base diez sobre dispositivos de lógica programable
title_sort análisis e implementación de operaciones aritméticas en base diez sobre dispositivos de lógica programable
description General purpose microprocessors available on today's market does not provide hardware support for performing mathematical operations based on decimal representation. Instead, those chips implement arithmetic units using binary representation which provide a better performance. This fact is due to the two-state nature of electronic transistors. However, many commercial and scientific applications strictly requires computed calculations to be exactly the same as human performed. Actually, those systems that does not provide decimal floating point support, must adapt theirs operands to be computed assuming a difference with the real result. Errors inherited by precision loss may violate legal conditions, cause millionaire losses and even human life risk. The first alternative to smooth this is to give a special treatment to floating point operations at software level. This solution avoids result errors but increases computing resources and deteriorates calculation speed. A second popular alternative requires operands and result conversion from/to radix-10 and using the traditional computation. However, successive conversions could fall into precision loss. The decimal floating point arithmetic boosts the IEEE 754-1985 floating point standard adding decimal representation support and leading to IEEE 754-2008. The new standard states storage formats and treatment algorithms for handling decimal floating point numbers.There is a special interest on using FPGA programmable devices as hardware accelerators performing decimal floating point operations that meet IEEE 754-2008. This work proposes the analysis, design and implementation of different algorithms to solve arithmetic operations based on radix-10 and targeted to Xilinx programmable devices. The addessed operations are: addition, subtraction, square root and decimal logarithm. The fundamental aim of this work is to promote the design and implementation of both soft and firm cores of arithmetic units that meet IEEE 754- 2008 standard. A secondary intent is to establish synthesis strategies to be used on Xilinx tools for implementing electronic devices that supports radix-10 arithmetic operations.
publisher Universidad Nacional del Centro de la Provincia de Buenos Aires, Facultad de Ciencias Exactas
publishDate 2018
url https://www.ridaa.unicen.edu.ar/handle/123456789/1946
work_keys_str_mv AT vazquezmartinosvaldo analisiseimplementaciondeoperacionesaritmeticasenbasediezsobredispositivosdelogicaprogramable
first_indexed 2022-07-04T14:23:07Z
last_indexed 2024-08-12T22:52:10Z
_version_ 1807224018279858176
spelling I21-R190-123456789-19462023-05-31T14:33:04Z Análisis e implementación de operaciones aritméticas en base diez sobre dispositivos de lógica programable Vázquez, Martín Osvaldo Sutter, Gustavo Microprocesadores Dispositivos programables FPGAs Matemática computacional e industrial Operaciones aritméticas en base 10 Tesis de doctorado General purpose microprocessors available on today's market does not provide hardware support for performing mathematical operations based on decimal representation. Instead, those chips implement arithmetic units using binary representation which provide a better performance. This fact is due to the two-state nature of electronic transistors. However, many commercial and scientific applications strictly requires computed calculations to be exactly the same as human performed. Actually, those systems that does not provide decimal floating point support, must adapt theirs operands to be computed assuming a difference with the real result. Errors inherited by precision loss may violate legal conditions, cause millionaire losses and even human life risk. The first alternative to smooth this is to give a special treatment to floating point operations at software level. This solution avoids result errors but increases computing resources and deteriorates calculation speed. A second popular alternative requires operands and result conversion from/to radix-10 and using the traditional computation. However, successive conversions could fall into precision loss. The decimal floating point arithmetic boosts the IEEE 754-1985 floating point standard adding decimal representation support and leading to IEEE 754-2008. The new standard states storage formats and treatment algorithms for handling decimal floating point numbers.There is a special interest on using FPGA programmable devices as hardware accelerators performing decimal floating point operations that meet IEEE 754-2008. This work proposes the analysis, design and implementation of different algorithms to solve arithmetic operations based on radix-10 and targeted to Xilinx programmable devices. The addessed operations are: addition, subtraction, square root and decimal logarithm. The fundamental aim of this work is to promote the design and implementation of both soft and firm cores of arithmetic units that meet IEEE 754- 2008 standard. A secondary intent is to establish synthesis strategies to be used on Xilinx tools for implementing electronic devices that supports radix-10 arithmetic operations. Los microprocesadores de propósito general de hoy en día no poseen soporte hardware para operaciones decimales; implementan unidades aritméticas binarias, las cuales poseen mejor rendimiento que las unidades aritméticas decimales, dado que los sistemas electrónicos se basan en transistores de dos estados. Muchas aplicaciones comerciales, tales como transacciones bancarias, financieras, operaciones contables, cálculo de tasas, entre otras, realizan procesamiento intensivo de números en punto flotante decimal. Estas aplicaciones, requieren que los resultados obtenidos sean los mismos a los obtenidos a mano. El tratamiento de números en punto flotante decimal en sistemas que no poseen el soporte decimal adecuado, producen errores que pueden llevar a violaciones de requerimientos legales y de precisión. Estos errores, pueden hacer además, que una compañía pierda o gane millones de dólares. Una manera de solucionar este problema, es mediante el tratamiento a nivel software de las operaciones de punto flotante decimal. Otra solución es mediante conversiones y procesamiento en binario. La primera solución evita errores pero es lenta, en cuanto a la segunda solución pueden ocurrir errores de precisión. El interés en aritmética de punto flotante decimal impulsó en la revisión del estándar de punto flotante IEEE 754-1985, con el agregado del soporte de representaciones decimales, generando así el actual estándar IEEE 754-2008. En el mismo, se definen formatos de almacenamiento y métodos para el tratamiento de números de punto flotante decimal. Resulta auspisioso la utilización de dispositivos programables FPGAs como aceleradores hardware que efectúan operaciones de punto flotante decimal conforme al estándar IEEE 754-2008. El presente trabajo de tesis propone el análisis, diseño e implementación sobre dispositivos FPGAs de Xilinx, de diferentes algoritmos que computen operaciones aritméticas en base 10. Las operaciones aritméticas desarrolladas son: suma, resta, raíz cuadrada y logaritmo decimal. El propósito fundamental de este trabajo, es contribuir al desarrollo e implementación de soft cores y firm cores de unidades aritméticas de punto flotante decimal conforme al estándar IEEE 754-2008, sobre dispositivos programables FPGAs. Otro de los propósitos consiste en establecer estrategias para que los sintetizadores, más precisamente aquellos usados por Xilinx, puedan emplearlas al implementar operaciones aritméticas en base 10 en los dispositivos. Fil: Vázquez, Martín Osvaldo. Universidad Nacional del Centro de la Provincia de Buenos aires. Facultad de Ciencias Exactas; Argentina. Fil: Sutter, Gustavo. Universidad Nacional del Centro de la Provincia de Buenos aires. Facultad de Ciencias Exactas; Argentina. 2018-08 2019-04-16T14:04:39Z 2019-04-16T14:04:39Z info:ar-repo/semantics/tesis doctoral info:eu-repo/semantics/doctoralThesis info:eu-repo/semantics/acceptedVersion https://www.ridaa.unicen.edu.ar/handle/123456789/1946 spa http://creativecommons.org/licenses/by-nc-nd/2.5/ar/ info:eu-repo/semantics/openAccess http://creativecommons.org/licenses/by-nc-nd/2.5/ar/ info:eu-repo/semantics/openAccess application/pdf application/pdf Universidad Nacional del Centro de la Provincia de Buenos Aires, Facultad de Ciencias Exactas

Ejemplares similares