Memory-mapped I/O aprovechando las Memorias Dual Port BRAM de una FPGA
Guardado en:
Autores principales: | Melo, Rodrigo A., Caruso, David M., Tropea, Salvador, INTI-Electrónica e Informática. Buenos Aires, AR, Congreso Argentino de Sistemas Embebidos, CASE |
---|---|
Formato: | conferenceObject |
Lenguaje: | Español |
Publicado: |
s.e.
2012
|
Materias: | |
Acceso en línea: | http://www-biblio.inti.gob.ar:80/gsdl/collect/inti/index/assoc/HASH4d0a/45083151.dir/doc.pdf |
Aporte de: |
Ejemplares similares
-
Microcontrolador compatible con AVR, interfaz de depuración y bus WISHBONE
por: Tropea, Salvador E., et al.
Publicado: (2010) -
Microcontrolador compatible con PIC 16C84, descripción de hardware
por: Tropea, S. E., et al.
Publicado: (2007) -
Interfaz de depuración para microcontrolador, descripción de hardware
por: Tropea, S. E., et al.
Publicado: (2007) -
FPGA Softcores - Parte 1 (Softcores, comparativas y desarrollos)
por: Tropea, Salvador E., et al.
Publicado: (2010) -
Microcontrolador compatible con PIC16C84, bus Wishbone y video
por: Tropea, Salvador, et al.
Publicado: (2006)