|
|
|
|
| LEADER |
01842cam a22004817a 4500 |
| 001 |
BIBLO-31789 |
| 003 |
AR-BaUEN |
| 005 |
20250703151545.0 |
| 008 |
030218s2000 sp ||||f |||| 00| 0|spa|d |
| 040 |
|
|
|a AR-BaUEN
|b spa
|c AR-BaUEN
|
| 020 |
|
|
|a 8429126163
|
| 020 |
|
|
|a 8429126171
|
| 020 |
|
|
|a 842912618X
|
| 044 |
|
|
|a sp
|
| 080 |
|
|
|a 681.355
|
| 100 |
1 |
|
|a Patterson, David A.
|
| 245 |
1 |
0 |
|a Estructura y diseño de computadores :
|b interficie circuitería/programación
|
| 260 |
|
|
|a Barcelona :
|b Reverté,
|c 2000
|
| 300 |
|
|
|a 3 v.
|
| 505 |
0 |
0 |
|t Prólogo
|
| 505 |
0 |
0 |
|t Ejemplos trabajados
|
| 505 |
0 |
0 |
|t Estructura y diseño de computadores en línea
|
| 505 |
0 |
0 |
|t Prefacio
|
| 505 |
0 |
0 |
|g Capítulo 1
|t Abstracciones y tecnologías de los computadores
|
| 505 |
0 |
0 |
|g Capítulo 2
|t El papel del rendimiento
|
| 505 |
0 |
0 |
|g Capítulo 3
|t Instrucciones: Lenguaje de la máquina
|
| 505 |
0 |
0 |
|g Capítulo 4
|t Aritmética para computadores
|
| 505 |
0 |
0 |
|g Capítulo 5
|t El procesador: Camino de datos y control
|
| 505 |
0 |
0 |
|g Capítulo 6
|t Mejora del rendimiento con la segmentacioón
|
| 505 |
0 |
0 |
|g Capítulo 7
|t Grande y rápida: explotar la jerarquía de memorias
|
| 505 |
0 |
0 |
|g Capítulo 8
|t Interficie entre procesadores y periféricos
|
| 505 |
0 |
0 |
|g Capítulo 9
|t Multiprocesadores
|
| 505 |
0 |
0 |
|g Apéndice A
|t Ensambladores, montadores y simulador SPIM
|
| 505 |
0 |
0 |
|g Apéndice B
|t Fundamentos de diseño lógico
|
| 505 |
0 |
0 |
|g Apéndice C
|t Realización del control mediante circuitería
|
| 505 |
0 |
0 |
|t Glosario
|
| 505 |
0 |
0 |
|t Índice alfabético
|
| 653 |
1 |
0 |
|a IMPLEMENTACION DE SISTEMAS COMPUTACIONALES
|
| 653 |
1 |
0 |
|a ARQUITECTURA DEL PROCESADOR
|
| 653 |
1 |
0 |
|a DISEÑO LOGICO
|
| 700 |
1 |
|
|a Hennessy, John L.
|
| 962 |
|
|
|a info:eu-repo/semantics/book
|a info:ar-repo/semantics/libro
|b info:eu-repo/semantics/publishedVersion
|
| 999 |
|
|
|c 24751
|